FPGA/ASIC stg-verilog 返回
项目作者： takenobu-hs

项目描述 ：
STG Physical Machine with Verilog-HDL for Haskell(GHC)
高级语言： Verilog
项目地址: git://github.com/takenobu-hs/stg-verilog.git
创建时间： 2016-12-04T02:19:33Z
项目社区：https://github.com/takenobu-hs/stg-verilog
开源协议：BSD 3-Clause "New" or "Revised" License
下载